## ⑩ 日本国特許庁(JP)

①特許出願公開

# □ 公 開 特 許 公 報 (A) 平3-74878

**11.01.4** 00.77

識別記号 庁内整理番号

④公開 平成3年(1991)3月29日

H 01 L 29/784

8728-5F H 01 L 29/78

301 G

審査請求 未請求 請求項の数 9 (全11頁)

**図発明の名称** 半導体装置の製造方法

②特 願 平1-210071

**匈出 願 平1(1989)8月16日** 

⑦発 明 者 神 力 博 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

⑩発 明 者 中 田 昌 之 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

⑫発 明 者 向 喜 一 郎 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

⑪出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

個代 理 人 弁理士 小川 勝男 外1名

明 知 哲

- 発明の名称
   半導体装置の製造方法
- 2. 特許額求の範囲

  - 2. 特許請求の範囲第1項の半導体装置の製造方

3. 第一導電型の半導体基板に設けた第二導電型の半導体基板に設けた外部では、 の二の領域でソース領域、ドレイン領域を多い。 タル、酸化ニオピウム、酸化イツト酸化ム、酸化・カム、酸化・カム、酸化・カム、酸で、カー・カム、酸が一、大型ののでは、 ウムのの合物からなけったが一、は、酸が一、酸が一、酸が一、酸酸上の酸が、 て、酸が一、絶触酸上にあり、ゲートをを

側面を設うように側壁絶紋膜を形成し、更に、 第一の絶縁膜を増積し、鉄第一の絶縁膜を貫通 してイオン打ち込みを行い、該半導体基体上に 第一の第二選輯型の領域を形成し、さらに、経 個鉄級雑牒を買うように第二の側鉄級数膜を形 成して、第二の絶縁勝を堆積し、該第二の絶縁 膜を貫通してイオン打ち込みを行い、顔半導体 基体上に該第一の第二導電型の領域よりも高濃 度の第二の第二導電型の領域を形成し、少なく ともソース領域。ドレイン領域のいずれかを形 成したことを特徴とする絶歓ゲート型電射効果 トランジスタおよびその製造方法。

4. 第一導電型の半導体基板に設けた第二導電型 の二つの領域でソース領域、ドレイン領域を構 成し、ゲート絶歓膜として少なくとも酸化タン タル、酸化ニオピウム、酸化イツトリウム、酸 化ハフニウム、酸化ジルコニウム、酸化チタニ ウムのいずれか、もしくはその積層膜もしくは その混合物からなるゲート絶敏膜と底ゲート絶 輸膜を介して設けたゲート電極よりなる絶縁ゲ

ート型電界効果トランジスタの製造方法におい て、磁ゲート絶縁膜上の磁ゲート電極を加工し た後、腹半導体基体表面に輸出した腹ゲート絶 練膜を貫通してイオン打ち込みを行い第一の第 二導世型の領域を形成した後、数ゲート絶縁膜 上にあり、ゲート電極の側面を覆うように側壁 絶験腹を形成し、更に、第二の絶縁膜を堆積し、 越第二の絶縁題を貫通してイオン打ち込みを行 い。該半導体基体上に放第一の第二導電型の領 城よりも高濃度の第二の第二導電型の領域を形 成し、少なくともソース領域。ドレイン領域の いずれかを形成したことを特徴とする絶縁ゲー ト型電界効果トランジスタおよびその製造方法。

5. 該ゲート絶練膜が酸化タンタル、酸化ニオビ ウム、酸化イツトリウム、酸化ハフニウム、酸 化ジルコニウム、酸化チタニウムのいずれか、 もしくはその積層膜もしくはその混合物と、二 酸化シリコンとの積層膜であることを特徴とす る特許競求の顧酬第1項、第2項、第3項もし くは第4項記載の絶数ゲート型電界効果トラン

ジスタおよびその製造方法。

- 6. 所定の半導体基板上に設けた少なくともソー ス領域、ドレイン領域、および上記半導体基板 上の所定領域に少なくも酸化タンタル、酸化ニ オピウム、酸化イシトリウム、酸化ハフニウム。 酸化ジルコニウム、酸化チタニウムのいずれか、 もしくはその混合物を含むゲート絶歓腹とゲー ト絶象膜を介して設けたゲート電極よりなる電 界効果トランジスタの製造方法において、該ゲ ート電極と該ゲート絶象膜を加工した後、第一 の絶歉態を堆積し、異方性エツチングを行ない ゲート電極の側壁に絶歉膜を形成し、該基体を 酸化性ಭ田気にて熱処理して基体設面を酸化し た後、該半導体基体の反対導電型の不純物を注 入して該ソース、ドレイン領域を形成したこと を特徴とする半導体装置の製造方法。
- 7. 特許請求の範囲第6項の半導体装置の製造方 法において、紋ゲート電極と紋ゲート絶象膜を 加工した後、第一の絶歓脱を堆積し、該第一の、3。発明の詳細な説明 絶縁膜を貫通して験半導体基体の反対導電型の

一不純物を注入してロソース、ドレイン領域を形 成したことを特徴とする半導体装置の製造方法。

- 8. 前記特許請求の範囲第6項の半導体装置の製 遺方法において、該ゲート電極と該ゲート絶紋 膜を加工した後、第一の絶縁膜を堆積し、該絶 緑膜を貫通して籐銭板に低濃度不純物領域を形 成した後、さらに側壁に第二の絶破膜を形成し、 該基体を酸化性雰囲気にて熱処理して基体設置 を酸化した後、該半導体基体の反対導電型の不 植物を注入して該ソース、ドレイン領域を形成 したことを特徴とする半導体装置の製造方法。
- 9. 前記物許額求の顧照第6項、第7項もしくは 第8項の半週体装置の製造方法において、拡ゲ ート電板を酸化タンタル,酸化ニオピウム,酸 化イツトリウム、酸化ハフニウム、酸化ジルコ ニウム, 酸化チタニウムのいずれか、もしくは その混合物と、二酸化シリコンの混合物である ことを特徴とする半導体装置の製造方法。
- (産業上の利用分野)

本発明は、半導体装置およびその製造方法に関するもので、特にゲート絶録既に遷移金属酸化競を用いた電界効果型トランジスタおよびその製造方法に関するものである。

#### 〔従来の技術〕

選移金風般化談をゲート絶歓談に用いた世界効果トランジスタを製造する際に、従来技術においては、ゲート電極とゲート絶縁談を加工した後、 強ちに基板あるいは多結品シリコンゲート設面を 酸化することが行なわれてきた。

#### (発明が解決しようとする課題)

しかし、ゲート絶数膜に五酸化タンタルなどの酸化態の拡散が谐しく速い材料を適用した場合には、図3 (a), (b) に示すように酸酸化時にゲート総のゲート絶敏膜が輸出している部分より酸化極が内側に向かつて拡散してゆき、その両側の半導体基板やゲート電極を酸化して酸ゲート領域の熔部に楔形の酸化を生じさせる。この現象は酸化野田気中に水蒸気を含む場合に著しい。その結果、数模形の酸化の生じた部分の電界効果トラ

ンジスタのチヤンネル領域は反転電圧が大きくなり、しきい電圧が大きくなるといった問題が生じる。この現象は図3 (c) に示す様に、ゲートの何壁に何壁酸化版を形成した場合においても、完全に抑えるのは難しい。

また、ゲート電極の加工時に同時にゲート絶縁
関である透移金属酸化物を加工した場合には、加
エエンジを介してリーク電流が流れやすいことが
わかつた。また、第4回のように、該酸化時にゲート機のゲートを動力している。その高側の
半導体基板やゲート電値を酸化して。まかの現場では、
の場の生じさせる。この現象は酸
化芽囲気中に水蒸気を含む場合に著しい。その結果、
該楔形の酸化の生じた部分の電界効果とうない。
ジスタのチャンネル領域は反転電圧が大きくなり、
したいたに対して、

## 〔蘇題を解決するための手段〕

この問題を解決するため、いわゆるライト酸化 を行なわずにゲート組練腿を貫通させてインプラ

を行うか、あるいは、例盤を形成後に別の絶敏膜を堆積させて、この堆積膜を貫通させてインプラを行うのが妥当である。この場合、いずれのプロセスにおいても、ゲート電極とゲート絶線膜の加工協は一致することはない場にする。

また、上記問題を解決するため、前出の酸化の際にゲート総数膜が鮮出しないように側壁を凝絶 数膜よりも酸化種の拡散が遅い絶縁膜を堆積した 後、酸化を行なう。

#### 〔作用〕

ゲート絶縁膜をゲート加工時の際に残すことにより、ライト酸化は不要になる。また、 例数を形成した場合にはインプラ用の地積膜を形成することによりライト酸化は不要になる。また、 加工場のリーク電流はゲート絶縁膜スルーの場合には、 がート絶縁膜は残るので問題ない。 また、 側壁を形成した場合には、 側壁加工時に同時にゲート絶縁酸を加工するので、ゲート構造はオフセント型となりリーク電流の増加を抑えることができる。

また、ゲート絶験膜兪化種の拡散がゲート絶縁

膜より遅い絶数膜で覆つておくことにより、酸化 性雰囲気に囁された際に、該絶兼膜に達する酸化 毬の濃度が低下するため、複形の酸化が進行しに くくなる。

## (実施例)

## (災施例1)

p型シリコン基板1の製面に10nmの二酸化シリコンを形成した後、40kev、2.0×10<sup>12</sup>cm<sup>-2</sup>のBF2のチヤネルインプラを行う。この後、この二酸化シリコン膜を除去して、ゲート絶球膜として20nmの五酸化タンタル膜2を反応性スパツタ法で形成する。本実施例では五酸化タンタルの形成を反応性スパツタを用いたがタンタルアルコオキレートあるいは塩化タンタル非化タンタルカスがスとする化学気層地積法によっても形成できる。その後、800℃乾燥酸料質気で熱処理を行なう。この機、シリコン基板1と五酸化タンタル2の間に約

2 n m の S i O 2 膜 3 が生じている。その上に 3 0 0 n m の タングステン膜 4 をスパツターによ り形成した。さらに、タングステン4 上に、PSG 膜 5 を形成した。この後、ゲート健園のパターニングを行いPSGを加工した後、PSGをマスクとしてタングステンを加工して、図1 (a)に ボ す 断 面形状を 得る。次に、4 0 kev で 5・0 × 10 <sup>18</sup> cm <sup>-1</sup> の 砒素イオン注入と9 0 0 で窒素芽囲気での 熱処理を行ない n 型高濃度拡散 層 6 を形成し、ソース及びドレイン領域とした (b)。タングステンゲートパタンにたいして自己整合的に形成することができた。

さらに 層間 絶 敏膜 7 を形成、コンタクト孔の関ロ、配線金 風 既 8 の形成をおこない 電界効果型トラングスタを製造した (c)。

図2は本実施例で得られたデバイスのしきい値(Vth)電圧のシフト量と伝達コンダクタンスの劣化 A G m / G m o のストレス電圧印加時間依存性を、従来の二酸化シリコン 5 n m をゲート絶縁限とするチヤネル長 O . 3 μ m の MOS FET と比較

タル2の間に約2mmのSiOェ 腹3が生じてい る。その上に300nmのタングステン腹4をス パッターにより形成した。さらに、タングステン 4上に、PSG 2012 5を形成した。この後ゲート電 極のパターニングを行いPSGを加工した後、 PSGをマスクとしてタングステンを加工して. 図5 (a) に示す断面形状を得る。次に、PSC 膜を堆積して、全面エツチを行い側壁9を残す (図4 (b))。この際、PSG膜の加工時に競 化タンタル2/二酸化シリコン3の積層膜を同時 に加工する。次に、二酸化シリコン膜10を堆積 して、40kevで5.0×10<sup>18</sup>cm<sup>-1</sup>の低岩イオン 注入と900で窒素雰囲気での熱処理を行ないロ 型高濃度拡散層6を形成し、ソース及びドレイン 領域とした(図5(c))。さらに殷間絶鯨膜7 を形成、コンタクト孔の関ロ、配線金属膜8の形 成をおこない電界効果型トランジスタを製造した (図5(d))。本実施例で得られたデバイスの しきい値(Vth) 低圧のシフト 私と伝達コンダ クタンスの劣化AGm/Gmoのストレス電圧印 したものである。酸化タンタルと二酸化シリコンの積厚膜を用いた場合にはいずれも一桁以上変動量を小さく抑えることができた。この結果、チヤネル長が0.3 μm以下のデバイスにおいて本発明を用いたデバイスの特性は極めて優れた信頼性を掛られることがわかつた。

#### (実施例2)

第5図に実施例2の概略図を示す。

p型シリコン基版1の表面に10mmの二酸化シリコンを形成した後、40kev 、2・0×10<sup>12</sup> cm<sup>-12</sup>のBド2のチヤネルインプラを行う。この後、この二酸化シリコン膜を除去して、この設面にゲート絶縁版として20mmの五酸化タンタル腹を下放する。本実施例では五酸化タンタルの形成を反応性スパツタを用いたがタンタルアルコオキレートあるいは塩化タンタルアルコオキレートあるいは塩化タルアルコオキレートあるいは塩化タルや非化タンタルなどのタンタルハロゲン化物をソースガスとする化学気層堆積法によつても形成できる。その後、800℃乾燥酸素芽囲気で無処理を行なう。この後、シリコン基板1と五酸化タン

加時間依存性を、従来の二酸化シリコン 5 n m を ゲート絶縁膜とするチヤネル長 0 .3 μ m の MOSFETと比較すると、実施例 1 と同様に、酸化タ ンタルと二酸化シリコンの積層膜を用いた場合の 方が、いずれも一桁以上変動量を小さく抑えるこ とができ、優れた信頼度を有するデバイスである ことがわかつた。

## (英施例3)

前述の英庭例1,2において示した製造方法を 2段階で行うことにより、LDD(lightly doped drain )構造のMOSトランジスタを製造できる。

第6個に実施例3の概略図を示す。

実施例1に示すプロセスにより図6 (a) に示す断面構造を得る。ここで、第一の拡散図11は2.0×10<sup>18</sup> cm<sup>-3</sup>の砒業イオンをゲートパターンについてセルフアラインで打ち込んでいる。次に、実施例2に示す方法により、ゲート電積の側面部に側壁絶練版12を形成する。この際、酸化タンタル2/二酸化シリコン3の積層膜を同時に加工する。次に、PSG膜13を堆積して、5.0×

10<sup>18</sup>cm<sup>-2</sup>で砒券イオン注入を行ない第二段階の 拡散器 14を形成した。

この際、第一段階の拡散層形成のためのイオン打ち込み量、第二段階のイオン打ち込み量はLDD (Lightly Daped Drain)として十分な特性が得られるように設定してある。

#### (実施例4)

実施例3と間様に、LDD構造のMOSFBTを形成するには、実施例2に示す方法を二段階で行うことによつても製造することができる。この製造方により、図7(a)に示す断面形状を得る。n型拡散圏16はPSG膜15を貫通させて2.0×1018cm-2の砒素イオンをゲートパターンについてセルフアラインで打ち込んでいる。更に、PSG膜を堆積して全面エッチングを行うことにより、第2の倒盤絶験照17を形成する。更に、PSG膜18を堆積した後、5.0×1016cm-2 で砒素イオン注入を行う。このイオン打ち込み量は第一段階の打ち込みよりも濃度が高く設定されている

その後、砒素イオン注入と950 で 監案 雰囲気 での無処理を行ない n 型高濃度拡散 層 2 7を形成 し、ソース及びドレイン領域とした。イオン注入 は80kev の加速 電圧で行ない、多結晶シリコン パターンにたいして自己整合的に形成することが

ので、LDD構造のMOSFETを形成することができる。また、900℃の熱処理を行うことにより、 拡散剤プロフアイルを7囱(c)のように最適化 した。

#### (実施例5)

第8回に実施例5の概略図を示す。

P型シリコン基板21上に崇子分離領域22を形成した後、基板設面にゲート総験膜として10nmの五酸化タンタル膜23を反応性スパツタをである。本実施例では五酸化タンタルの形成を反応性スパツタを用いたがタンタルフルコカなを反応性スパツタを用いたがタンタルションをであるいは塩化タンタルをファルコカなどを気が、100mmのがでは、100mmの上に変化のでは、100mmの上に変化のでは、100mmの上に変化のでは、100mmの上に変化の上に変化の上に300mmの多結品シリコン膜10mm23。を化学・結び形成した。その上に300mmの多結品シリスを形成した。その上に300mmの多結品シリスを形成した。その上に300mmの多結品シリコン族の上に300mmの多結品シリスを表した。その上に300mmの多に

#### できた。

さらに 間間 絶敏 膜 3 0 を形成、コンタクト孔の 関ロ、 配線金属 膜 3 1 の形成をおこない 電界効果 型トランジスタを製造した。

その結果、健身効果型トランジスタのしきい態 圧は、1.0 V となり、他の電気的特性も良好で あつた。

## (実施例6)

第9回に実施例2の概略図を示す。

第5回の実施例において、個盤絶縁機形成と基 板の酸化を化学気層塊積法による絶縁膜の形成に 配き換えることができる。即ち、ゲート形成後、 基板設面に化学気層堆積法によつて30nmの二 酸化シリコン膜25を全面に堆積し、イオン注入 を行なうことによつて、第一の実施例と同様に拡 散層を形成できる。

#### (実施例7)

前述の英施例 5 においてゲート側壁形成工程を 二回行なうことにより、LDD(lightly doped drain ) 構造を選成できる。 第10回に実施例7の概略図を示す。

すなわち、ゲートを加工した後、第一の二酸化シリコン29を堆積し異方性ドライエンチングを行ないゲートの側面を除いて除去する。そして、シリコン基板21を熱酸化した後、第一のイオン注入を行ない第一段階の拡散層211を形成する。あるいは実施例2のように堆積した二酸化シリコン腹を貫通してイオン注入を行なつてもよい。

さらに二酸化シリコン酸の堆積と異方性ドライエッチングをもう一度行ないゲート側面に第二の側壁二酸化シリコン210を形成し、シリコン基板21を酸化した後、イオン注入を行ない第二段階の拡散層212を形成する。この際、第一段階の拡散層211を第二段階の拡散層212より濃度を低くすることにより、LDD構造を形成することができた。

#### (実施例8)

42. 1

第5の実施例において、ゲートをタングステン に代えた場合の例を示す。第11図にその優略を 示す。

絶縁膜を形成した該基板を異方性ドライエッチングを行ない該絶縁膜をゲート側面を残して除去する。この構造で該シリコン基板を水素ガスと水蒸気の混合ガス雰囲気900でで酸化した。この際、ゲート絶縁膜は側面に形成された絶縁膜25によって覆われているのでゲート端部の楔形の異常酸化は生じない。

その後、該酸化膜26を貫通して砒素イオン注入を行ない、ソース及びドレイン領域27を形成した。(実施例9)

本実施例は本発明のトランジスタを1個のトランジスタと1個コンデンサよりなるダイナミックランダムアクセスメモリに適用した一実施例につある。第12回はメモリアレイの電気を設施においてでいる。324は実施例1~4においてではタングステンを用いている。また、155はキャパシタである。ゲート電極はいずれからにはキャパシタである。ゲート電極はピットライン322に接続されている。22に接続されている22に接続されている22に接続されている24に対象がよりなる24に対象がよりなる24に対象を24に対

五酸化タンタル23の形成と界面酸化を行なつった後、ゲート電極のタングステン213をスパッタを法で形成した。タングステンの形成はスパッタ法の代わりに非化タングスタンと水淵を用いてみる。さらに該タンの化学のである。さらに該タンのがである。さらになタンとなるである。というでは、タン213上の二酸化シリコンの加工はでよ。ガス、タンクンクンクンクンクで加工した。ガス、五酸化タンタルはでHFをガス、を各々用いた反応性スパッタエッチングで加工した。

その後、二酸化シリコン膜 2 5 を 2 0 0 n m 数 面に形成した。前記タングステン上に形成した二酸化シリコンとゲート側面に形成した二酸化シリコンは化学気層強強法で形成したが、タングステンの酸化を防止するために、反応容器内に大気中の酸素が混入しないように十分注意をはらう必要がある。あるいは化学気層堆積法の代わりにブラズマを用いた化学気層堆積法でも形成できる。

れ、もう一方の電極はキャパンタ325の一方の 電極に接続されて配位232に接続されている。 第13回はこのメモリセルの一例の断面標明の 成はこのメモリセルの一例の断面標明の 成はこのようが、330は本発明の のは本たが、1000は本発明の のは本が、1000は本発明の のは本が、1000は本発明の のはないないないないないないないない。 またが、2500である。 1000である。 1000である。 1000である。 1000である。 1000である。 1000である。 1000では、100

実施例1~8に示した様に、本発明のトランジスタの性能はチャネル長が0.3μm以下の領域において極めて優れた特性が得られることがわかった。更に、このトランジスタを大量に用いた半導体メモリの性能向上が顕著である。図14は本

のワード線遅延時間と従来の多結晶シリコンをワ ード線として、アクセス時間の遅延を回避するた め、アルミ配線をワード線上に配線して、一定間 隔で接続を行なっているメモリ素子の一定長のワ ード線の個号遅延時間を比較したものである。従 来の技術に比較して、加工レベルが0.2μmで は約1桁小さい遅延時間が得られることがわかっ た。これは、多結晶シリコンに比較してタングス テンの抵抗は20分の1以下にできるうえに、大 きな電流密度を流してもタングステンはアルミよ りも長い寿命があるので、アクセス速度を速くで きるからである。更に、アルミとワード線の接続 の為に、必要とされる2枚のマスクをなくすこと ができる。従って、本発明のトランジスタを高集 **積メモリ衆子に用いれば、単に、デバイスの信頼** 性を高めるだけでなく、ワード線遅延の減少によ りアクセス速度が速くなり、マスク数の波少によ り工程数が減少するという効果も合わせて生じる。

. . . . .

以下に示した効果はダイナミックランダムアク セスメモリ(DRAM)に適用した場合だけでな

、虹であるノ

発明を適用しない場合に生ずる問題点を示す。第 5回,第6回,第7回はそれぞれ第2,第3,第 4の実施例を示す。第8回に第5の実施例の優略 回を示す。第8回乃至第14回はそれぞれ他の実 適別を示す。第6回乃至第14回はそれぞれ他の実 適別を示す。

1 … p型Si 基板、2 … 五酸化タンタル、3 … 二酸化シリコン (界面酸化膜)、4 … タングステン電極、5 … PSG膜、5 … 侧壁保護絶縁膜、6 … n型高温度拡散層、7 … 層間絶縁膜、8 … 金属配線、9 … 侧壁絶縁膜、10,15 … 第一のPSG膜、11,16 … 第一のn型高温度拡散層、12 … 第一の側壁絶縁膜、13,18 … 第二のPSG膜、14,19 … 第二のn型高温度拡散層、17 … 第二の側壁絶縁膜、21 … Si 基板、22 … 素子分離絶縁膜、21 … Si 基板、22 … 素子分離絶縁膜、23 … 五酸化シリコン(界面酸化シリコン(界面酸化シリコン(界面酸化シリコン(界面酸化シリコン酸化シリコン膜、24 … ゲート電極、24 、 … 多結晶 Si ゲート電極、25 … 側壁保 機線膜、26 … Si 酸化膜、26 、 … 多結晶 シリコン酸化膜、27 … n \* 拡散層領域、28 … シリ

く、スタチィクランダムアクセスメモリ (SRAM)とかリードオンリーメモリ (ROM)、不揮発性メモリーなどのメモリセル のトランジスタとして本発明のトランジスタを適 用した場合にも得られるものである。

#### 【発明の効果】

本発明の方法により遷移金属酸化膜をゲート絶縁膜として用いた電界効果型トランジスタにおいて、ゲート領域の端部に楔形の酸化膜が生じない構造が得ることができて気的特性が良好トランジスタを製造することができた。

特に、従来使用されている二酸化シリコンをゲート絶縁膜として用いたMOSFETに比較して優れた長期信頼性を有するMOSFETを製造することができた。

#### 4. 図面の簡単な説明


第1回に第一の実施例の概略回を示す。第2回 は実施例1に示したデバイスの長期信頼性を従来 の二酸化シリコンをゲート絶縁膜とするデバイス との比較を示してある。第3回および第4回に本


コン基板に成長した楔形酸化膜、28°…多結晶シリコンに成長した楔形酸化膜、29…第一の絶縁膜、30…層間絡繰膜、31…金属配線、


2 1 0 …第二の絶縁膜、2 1 1 …第一の拡散層領域、第二の拡散層領域、2 1 2 …タングステン電極、2 1 3 …二酸化シリコン膜。


代理人 弁理人 小川勝馬














第20PSG膜 第20N型高速度控制序 熱处理像ON型高速度控制序



25′ 二酸化シリコン膜





**-446-**

Page 10 (ONadav, 04/29/2001, EAST Version: 1.01.0005)

DOCUMENT-IDENTIFIER: JP 03074878 A

TITLE: MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE

## FPAR:

, O A \*

PURPOSE: To obtain an IGFET using a transition metal oxide film especially for

a gate insulation film by penetrating the gate insulation film without

performing light oxidation and by implanting ion.

## FPAR:

CONSTITUTION: An SiO<SB>2</SB> is provided on the surface of a p-type Si

substrate 1 for implanting a channel of BF<SB>2</SB>. The SiO<SB>2</SB> film

is eliminated and a tantalum pentoxide 2 is sputtered. Treatment is performed

within dry O<SB>2</SB> at 800&deg;C and an SiO<SB>2</SB> film 3 is formed

between the substrate 1 and the tantalum pentoxide 2. Then, a W film 4 is

sputtered and a PSG 5 is superposed. The PSG 5 is subjected to patterning and

the W film 4 is machined with the PSG 5 as a mask. Then, As ion is implanted,

thermal treatment is performed within N<SB>2</SB> for producing an n<SP>+</SP>

layer 6, and a drain layer is provided in self-aligned manner to a W gate

pattern. Further, an interlayer insulation film 7 is superposed and a wiring  $\ _{\star}$ 

metal film 8 is provided for completing an FET. With this method, it is

possible to form an IGFET without performing light oxidation even if a material

with an extremely rapid diffusion of an oxidation seed such as tantalum

pentoxide is used as a gate insulation film.



Creation date: 06-30-2004

Indexing Officer: LCHEO - LEE CHEO

Team: OIPEBackFileIndexing

Dossier: 09516004

Legal Date: 10-16-2001

No.	Doccode	Number of pages
1	LET.	2
2	A	1
3	CLM .	1
4	REM	7
5	C.AD	1

Total number of pages: 12

Remarks:

Order of re-scan issued on .....